赛灵思打造全球最大容量设计的FPGA晶片,加速全新ASIC或

文章   2020-05-22  阅读 977 次

赛灵思 (Xilinx)稍早宣布以16nm製程生产、标榜全球最大容量设计的FPGA晶片Virtex UltraScale+ VU19P,内含350亿组电晶体,更对应900万组系统逻辑单元、高达每秒1.5 Terabit的DDR4记忆体传输频宽,以及高达每秒4.5 Terabit的收发器频宽,并且支援超过2000组I/O埠。

藉由FPGA架构应用,Virtex UltraScale+ VU19P将可对应複杂的SoC原型设计与模拟,并且可支援各类新兴演算法应用,其中包含各类人工智慧、机器学习、视讯处理与感测元件整合需求,同时也能满足诸如测试、量测、运算、网路,以及航太与国防相关应用。

相比先前以20nm製程打造的Virtex UltraScale 440 FPGA晶片,此次推出的Virtex UltraScale+ VU19P不仅提供更高的系统逻辑单元密度,同时也具备更多I/O埠对应数量,同时容量也比前一代产品高出1.6倍,将可支援未来新款ASIC与SoC技术模拟与原型开发。

赛灵思产品线行销与管理资深总监Sumit Shah表示:「VU19P不仅能协助开发者加速硬体验证,还能助其在ASIC或SoC可用之前就率先进行软体整合。这是赛灵思刷新世界纪录的第三代FPGA;前两代分别为Virtex-7 2000T与Virtex UltraScale VU440,现在则推出Virtex UltraScale+ VU19P。但是,伴随此次新产品发布的,不仅仅是精进的晶片技术,我们还为之提供了稳定且经验证的工具与IP支援。」

透过一系列广泛的除错 (debug)、可视性工具 (visibility tools)与IP支援,Virtex UltraScale+ VU19P为客户快速设计与验证新一代的应用与技术,提供全方位的开发平台。软硬体的协同验证则可让开发者在取得实体元件前,即可着手软体与客製化功能建置。

此外,透过运用赛灵思Vivado®设计套件能协同最佳化设计流程,以降低成本与投片风险、改善效率并缩短上市时程。

Arm设计服务总监Tran Nguyen表示:「Arm仰赖赛灵思元件作为验证新一代处理器IP与SoC技术的工艺。新推出的VU19P将进一步支援Arm及我们的产业生态系中的业者,加速实现设计、研发与验证我们最远大的技术发展蓝图。」

Virtex UltraScale+ VU19P预计将于2020年秋季开始全面供货。

分享此文:分享到 Twitter(在新视窗中开启)按一下以分享至 Facebook(在新视窗中开启)点这里列印(在新视窗中开启)点这里寄给朋友(在新视窗中开启)请按讚:喜欢 载入中...设计virtexultrascalevu19p赛灵思soc技术fpga验证